OPTICAL CONTROL CIRCUIT

Patent number:

JP63200118

Publication date:

1988-08-18

Inventor:

ANDO YUJI

Applicant:

NEC CORP

Classification:

- international:

G02F1/01; G11C13/08

- european:

Application number:

JP19870032403 19870217


Priority number(s):

Report a data error here

Abstract of JP63200118

PURPOSE:To give a storage function with a simple circuit constitution to enable the operation of extrahigh speed by connecting the connection point between a constant current source and a resonance tunnel diode to a switching element and the input terminal of an optical control circuit.

CONSTITUTION: A driving circuit which drives the switching element consists of a series circuit of a constant current source IS and a resonance tunnel diode RD, and the connection point between the constant current source IS and the resonance tunnel diode RD is connected to the switching element and the input terminal of the optical control circuit. A current value IS of the constant current source IS is set between a peak current IP and a bottom current IV of the resonance tunnel diode RD to obtain two stable points of the low voltage state and the high voltage state. If a positive pulse current larger than IP-IS is inputted to the resonance tunnel diode RD, the resonance tunnel diode RD is switched from the low voltage state to the high voltage state. If a negative current pulse whose insulating value is larger than IS-IV is inputted to the resonance tunnel diode RD, the resonance tunnel diode RD is switched from the high voltage state to the low voltage state. Thus, the storage function is obtained and the operation of extrahigh speed is possible.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁(JP)

報 (B2) (12)特 許 公

(11)特許出願公告番号

特公平6-1895

(24)(44)公告日 平成6年(1994)1月5日

(51) Int. Cl. 5

識別記号

FΙ

HO3K 17/78

E 7827-5J

HO1S 3/096

HO3K 3/315

8124-5J

(全4頁) 発明の数1

(21)出願番号

特願昭62-32403

(22)出願日

昭和62年(1987) 2月17日

(65)公開番号

特開昭63-200118

(43)公開日

昭和63年(1988) 8月18日

(71)出願人 999999999

日本電気株式会社

東京都港区芝5丁目7番1号

安藤 裕二 (72)発明者

東京都港区芝5丁目33番1号 日本電気株

式会社内

(74)代理人 弁理士 岩佐 義幸

審査官 長島 孝志

(56)参考文献 特開昭62-2580 (JP, A)

特公昭44-4012 (JP, B1)

(54) 【発明の名称】光制御回路

1

【特許請求の範囲】

【請求項1】発光素子と、前記発光素子に直列に接続さ れ、前記発光素子に流れる電流の断続を制御するスイッ チング素子とを有する光制御回路であって、

前記スイッチング素子を駆動する駆動回路が、定電流源 と共鳴トンネルダイオードとの直列回路よりなり、前記 定電流源と前記共鳴トンネルダイオードとの結節点が前 記スイッチング素子と光制御回路の入力端子とに接続さ れていることを特徴とする光制御回路。

において、

前記発光素子がレーザ・ダイオードであり、前記スイッ チング素子が電界効果トランジスタであることを特徴と する光制御回路。

【発明の詳細な説明】

(産業上の利用分野)

本発明は光制御回路、特に、光メモリ、超高速変調の利 用分野で高性能を発揮する光制御回路に関する。

[従来の技術]

従来の光制御回路の一例を第7図に示す。この光制御回 路は、レーザ・ダイオードLDと電界効果トランジスタ (FET) Qと電圧源Vooとからなり、電界効果トラ ンジスタQのソースはレーザ・ダイオードLDを介して 接地電位に接続され、ドレインは電源電位に接続され、 【請求項2】特許請求の範囲第1項に記載の光制御回路 10 ゲートは入力端子 $V_{i,\,N}$ に接続されている。このような 構成の光制御回路においては、入力端子V_{1×}から電界 効果トランジスタQのゲートにしきい値以上の電圧が入 力されると、電界効果トランジスタQが導通し、レーザ ・ダイオードしDが発光する。

[発明が解決しようとする問題点]

ところで、前記従来の構造の光制御回路を光メモリに応 用する場合、記憶回路と接続する必要があるが、この場 合、回路構成が複雑になり、高集積化が困難になるばか りか、遅延時間の増大にもつながる。

本発明の目的はこの様な問題を解決し、きわめて簡潔な 回路構成で、記憶機能を有する、超高速動作が可能な光 制御回路を提供することにある。

[問題点を解決するための手段]

本発明は、発光素子と、前記発光素子に直列に接続さ チング素子とを有する光制御回路であって、

前記スイッチング素子を駆動する駆動回路が、定電流源 と共鳴トンネルダイオードとの直列回路よりなり、前記 定電流源と前記共鳴トンネルダイオードとの結節点が前 記スイッチング素子と光制御回路の入力端子とに接続さ れていることを特徴とする。

〔作用〕

本発明によれば、スイッチング素子を駆動する駆動回路 に、定電流源と共鳴トンネルダイオードとの直列回路を 用いる。定電流源の電流の値 Is を共鳴トンネルダイオ 20 ードのピーク電流 I 。と谷電流 I 、の中間に設定すれ ば、低電圧状態と高電圧状態の2つの安定点が得られ る。ここでІр-Іςより大きい正のパルス電流を共鳴 トンネルダイオードに入力すると、共鳴トンネルダイオ ードは低電圧状態から高電圧状態に遷移する。同様に、 絶対値がІ。-Іν より大きい負の電流パルスを共鳴ト ンネルダイオードに入力すると、共鳴トンネルダイオー ドは高電圧状態から低電圧状態に遷移する。したがっ て、これら遷移する2つの電圧状態でスイッチング素子 を駆動するように構成すれば、記憶機能を有する光制御 30 回路が得られる。

また本発明によれば、共鳴トンネル効果をスイッチ動作 に用いているため、スイッチングに要する時間は、量子 力学的限界近くまで低減することができると考えられ、 超高速動作が可能となる。

[実施例]

以下、本発明の実施例を詳細に説明する。

第1図は本発明による第1の実施例の光制御回路の回路 図である。本実施例の光制御回路は、レーザ・ダイオー ドLDと電界効果トランジスタQと電圧源Vo o と共鳴 トンネルダイオードRDと定電流源 Is とからなる。電 界効果トランジスタQのソースはレーザ・ダイオードL Dを介して接地電位に接続され、ドレインは電源電位に 接続され、ゲートは共鳴トンネルダイオードRDを介し て接地電位に接続されると共に、共鳴トンネルダイオー ドRDと電界効果トランジスタQのゲートの結節点は定 電流源Ⅰ。および入力端子Ⅰ.x に接続されている。な お、説明の便宜上、符号Vooは電圧源の電位を、符号 Is は定電流源の電流を、 I, N は入力端子からの入力 電流の値をも表すものとする。

このような構成の光制御回路において、共鳴トンネルダ イオードRDは定電流源Ⅰ。で駆動されるが、この時、 電流Isの値を共鳴トンネルダイオードRDのピーク電 流Ip と谷電流Iv の中間に設定すれば、第2図の共鳴 トンネルダイオードRDの電流-電圧特性に示すように 2つの安定点が得られる。この安定点の内、低電圧状態 をA、高電圧状態をBとする。低電圧状態の安定点Aに 対応する電圧をV、、高電圧状態の安定点Bに対応する 電圧をViとする。ここで、Ip-Is より大きい正の れ、前記発光素子に流れる電流の断続を制御するスイッ 10 パルス電流を入力端子 I 、 から共鳴トンネルダイオー ドRDに入力すると、共鳴トンネルダイオードRDの状 態はA点からB点へ遷移し、それに伴って、電界効果ト ランジスタQのゲート電位はVι からV_H へとスイッチ する。同様に、絶対値が Is - Iv より大きい負の電流 パルスを入力すると、電界効果トランジスタQのゲート 電位はV_H からV_L ヘスイッチする。一方、レーザ・ダ イオードLDは電界効果トランジスタQを介して、電源 電位V。。に接続されている。ここで、ゲート電位がV н の時、レーザ・ダイオードLDを発光状態に遷移させ るに適合した電流が電界効果トランジスタQに流れ、ゲ ート電位がV」の時、電界効果トランジスタQに流れる 電流がレーザ・ダイオードLDの発光しきい値電流以下 となるように設計されている。したがって、正の電流パ ルスが入力端子 I 、、より入力されるとレーザ・ダイオ ードLDは発光状態にセットされ、負の電流パルスが入 力されると非発光状態にリセットされ、第3図に示すよ うなフリップ・フロップ動作が実現される。第3図は、 入力端子 I , 、の値とレーザ・ダイオード L D の出力光 Lourの発光強度との関係を示す入出力特性図であ り、時刻 t 、と t 2 との間でレーザ・ダイオードLDは 発光状態にあり、時刻 t 2 と t 3 との間で非発光状態に あり、時刻t₃とt₄との間で発光状態にあることを示 している。

> 以上のように本発明によれば、共鳴トンネル効果をスイ ッチ動作に用いているため、スイッチングに要する時間 は、量子力学的限界近くまで低減することができると考 えられ、超高速動作が可能となる。また、フリップ・フ ロップ動作が実現されるので、記憶機能を有することが

40 第4図は本発明による第2の実施例の回路図である。本 実施例は、第1図に示した光制御回路において、レーザ ・ダイオードLDのセット、リセットを2入力の光信号 を用いて行うようにしたものである。第4図において、 PD1, PD2はフォト・ダイオードで、互いに逆極性 となるように配置されそれぞれ電源電位+V,,-V2 に接続されている。フォト・ダイオードPD1のカソー ドおよびフォト・ダイオードPD2のアノードは互いに 接続され、第1図に示した回路の入力端子 🗓 🕟 に接続 されている。

50 以上のような構成の光制御回路において、入力は光信号

Ls, LRであり、それぞれ、フォト・ダイオードPD 1, PD 2によって受光される。フォト・ダイオードPD 1とPD 2を流れる電流の論理和がとられ、入力端子 I_{1N} に入力される。ここで、光信号 I_{2N} に入力される。ここで、光信号 I_{2N} に入力される。ここで、光信号 I_{2N} に入力されると、フォト・ダイオードPD 1が導通し、正のパルス電流が流れ、レーザ・ダイオードLD は発光状態にセットされる。同様に、光信号 I_{2N} としてしきい値強度を越える光パルスが入力されると、PD 2 はPD 1 と極性が逆なので、負のパルス電流が流れ、LD は非発光状態にリセットされる。したがって、第5 図に示すような I_{2N} 2 入力の光フリップ動作が実現される。第5 図は、光信号 I_{2N} 3 の光強度とレーザ・ダイオードLD の出力光 I_{2N} 4 と I_{2N} 5 の関係を示す入出力図であり、時刻 I_{2N} 6 と I_{2N} 6 に I_{2N} 7 に I_{2N} 8 に I_{2N} 9 に

2 と t 3 との間で非発光状態にあり、時刻 t 3 と t 4 と

の間で発光状態にあることを示している。 第6図は、本発明による第3の実施例の回路図である。 本実施例の光制御回路は、レーザ・ダイオードLDと電 界効果トランジスタQ1,Q2と定電流源Ⅰsı,Ⅰ s 2 と電圧源Vc (符号Vc は電圧源の電圧値をも表す ものとする)と共鳴トンネルダイオードRDとからな る。レーザ・ダイオードLDは電界効果トランジスタQ 1を介して定電流源 Is. に接続され、電界効果トラン ジスタQ2はレーザ・ダイオードLDおよび電界効果ト ランジスタQ1と並列に接続され、ゲートは電圧源V。 に接続されている。電界効果トランジスタQ1およびQ 2のソースはレーザ・ダイオードLDを介して、および 直接に接地電位にそれぞれ接続され、電界効果トランジ スタQ1およびQ2のドレインは電流源 Is 1 にそれぞ れ接続されている。電界効果トランジスタQ1のゲート は共鳴トンネルダイオードRDを介して接地電位に接続 されると共に、共鳴トンネルダイオードRDと電界効果

トランジスタQ1のゲートの結節点は定電流源 $I_{s,2}$ および入力端子 $I_{1,N}$ に接続されている。

以上のような構成の光制御回路において、レーザ・ダイオードLDを流れる電流は、電界効果トランジスタQ1が"開"であるか、"閉"であるかによって決まるが、その電流量を、電界効果トランジスタQ2のゲート電位 Vc によって制御できる。したがって、Vc を調節することで、電界効果トランジスタQ1が"開"の時、レーザ・ダイオードLDに発光しきい値以上の電流を流し、電界効果トランジスタQ1が"閉"の時、レーザ・ダイオードLDを発光させないように制御することが容易にできる。

[発明の効果]

以上の詳細な説明から明らかなように、本発明によれ ば、記憶機能を有する超高速光制御回路をきわめて簡潔 な回路構成によって実現でき、今後の通信・情報技術に 寄与するところがきわめて大である。

【図面の簡単な説明】

第1図は、本発明による光制御回路の第1の実施例の回 20 路図、

第2図は、共鳴トンネルダイオードの電流-電圧特性、

第3図は、第1の実施例の入出力特性図、

第4図は、第2の実施例の回路図、

第5図は、第2の実施例の入出力特性図、

第6図は、第3の実施例の回路図、

第7図は、従来の光制御回路の回路図である。

LD・・・・・・レーザ・ダイオード

RD・・・・・・共鳴トンネルダイオード


Q, Q1, Q2···電界効果トランジスタ

30 PD1, PD2・・・フォト・ダイオード

Is, Isi, Is2 · · 定電流源

V_{D D}, V_G····電圧源

【第1図】



【第2図】

